способу формирования выходного сигнала (с суммированием напряжений, делением напряжения, суммированием токов);

б) роду выходного сигнала (с токовым выходом, выходом по напряжению);

в) полярности выходного сигнала (униполярные, биполярные);

г) характеру опорного сигнала (постоянный, переменный);

д) конструктивно-технологическому исполнению (модульные, гибридные, интегральные);

е) типу элементов для суммирования и деления (резистив-ные, емкостные, оптоэлектронные).

Основные структуры, используемые в ЦАП интегрального исполнения,- это структуры с суммированием токов [1, 4]:

ЦАП со взвешенными резисторами в цепях эмиттеров (рис. 1.1). Структура характеризуется малой рассеиваемой мош,ностью, независимостью токов разрядов друг от друга, большим диапазоном сопротивлений резисторов и большим значением напряжения смещения нуля на выходе;

ЦАП со взвешенными резисторами в цепях нагрузки (рис. 1.2). В этой структуре суммарное сопротивление резисторов меньше, но диапазон сопротивлений достаточно большой;

ЦАП с лестничной матрицей R~2R в цепях эмиттеров транзисторов источников токов (рис. 1.3). В этой структуре суммарное сопротивление резисторов и диапазон сопротивлений намного меньше, чем в первых двух, однако при «подгонке» тока одного из разрядов изменяются токи соседних, что создает неудобства при настройке прибора;

Ци/рровой код

младший разряд

старший разряд

к >, S4 л э,

X-Jt

Рис. 1 1. Цифро-аналоговый преобразо-ватать со взвешенными резисторами в цепях эмиттеров

ой иод

младший разряд

старший разряд

Рис. 1.2. Цифро-аналоговый преобразователь со B3Beuienni>i\in резисторами в цепях р\чки

ЦтрраВай код

Цифровой код

младший разряд .

старший разряд JJ

HI Hi Н Hi Hi \bj L!i Li \hs} X

Zff,

Рис. 1,3 Цифровой код

младший разряд

Старший розрлд

I I I I

И It I

i rfi Н I Н! Н Н f

V\ V\ Lij Ll 1ЦМ

Рис. 1.5

младший рсгздяд старший разряд

Рн iTff l72ff J7?ff„ !7/?rt

Рис. 1.4

Рис. 1.3. Цифро-аналоговый преобра.зо-ватель с лестничной матрицей в эмиттерах источников токов

Рис. 1.4. Цифро-аналоговый преобразователь с выходной лестничной матрицей

комбинированным взвешиванием

ЦАП с выходной лестничной матрицей [ = 2R (рис. 1.4). Эта структура характеризуется наименьшим значением суммарного со-прот/1вления;

ЦАП с комбинированным взвешиванием (рис. 1.5). В таких структурах взвешивание в каждом разряде или их группе выполняется различными способами.

Приведенные в настоящей книге ЦАП выполнены по структурным схемам, относящимся к одной из указанных групп или к их комбинациям.

1.2. ОСОБЕННОСТИ ПОСТРОЕНИЯ И КОНСТРУКТИВНОЕ

ИСПОЛНЕНИЕ АЦП

В последнее время получила распространение классификация АЦП, показывающая, как во времени развертывается процесс преобразования [3]. Исходя из этого все АЦП можно разбить на

три типа: последовательные, параллельные и параллельно-последовательные.

К последовательным АЦП относятся, например, преобра.зова-тели, основанные на преобразовании напряжение - частота, интегрирующего типа, последовательных приближений, следящего типа [5]. Все эти АЦП позволяют получить высокую разрядность, однако имеют невысокое быстродействие.

Параллельные АЦП построены на принципе одновременного преобразования сигнала путем его квантования с помощью набора компараторов. Такие АЦП являются самыми быстродействующими и позволяют достичь частот преобразования 100...400 МГц (3, 5, 130]. К недостаткам параллельных АЦП относится резкое увеличение числа компонентов при увеличении разрядности, что, в свою очередь, приводит к увеличению потребляемой мощности и размеров кристалла.

Параллельно-последовательные АЦП представляют собой комбинацию из малоразрядных параллельных АЦП, ЦАП, операционных усилителей (ОУ), устройств выборки-хранения (УВХ) и т. д. Принцип преобразования таких АЦП обычно сводится к двухступенчатому алгоритму - в начале производится определение старших разрядов значениявходного напряжения с помощью первого малоразрядного параллельного АЦП, затем формируется разностный сигнал с помощью ЦАП и ОУ и осуществляется формирование младших разрядов с помощью второго малоразрядного параллельного АЦП [5]. Такое построение позволяет уменьшить число элементов в преобразователе и получить разрядность 12 бит при частоте преобразования 10 МГц [7]. Основными недостатками АЦП такого типа являются наличие большого числа линейных узлов, требования к точностным и динамическим характеристикам которых очень высоки, а также трудности, связанные с прецизионной стыковкой этих узлов друг с другом, что требует настройки каждого индивидуального преобразователя. По указанным причинам такие АЦП в полупроводниковом интегральном исполнении в настоящее время практически не выпускаются. Они изготавливаются в виде блоков, гибридных микросхем, печатных плат [6, 7, 142-144].

В настоящей работе рассматриваются отечественные быстродействующие параллельные АЦП, имеющие разрядность 6...8 бит при максимальной частоте преобразования 20... 100 МГц.

В общем случае построение всех параллельных АЦП однотипно [8]: делитель опорных напряжений, набор компараторов напряжения, шифратор, выходные каскады (рис. 1.6). Такой АЦП, без учета ряда погрешностей, работает следующим образом: входной сигнал подается одновременно на одни входы компараторов, в которых он сравнивается с опорными напряжениями, подаваемыми на другие входы компараторов от делителя опорных напряжений. В момент подачи на тактовый вход стробирующего сигнала на выходах компараторов фиксируется значение кода, соответствующее